Wie kann man bei niedrigeren Technologieknoten pünktlich liefern?

Im Laufe der Jahre haben wir eine breite Palette von Fortschritten bei Halbleiterdesigndienstleistungen gesehen. Die Semiconductor Industry Association (SIA) gab bekannt, dass die globale Halbleiterindustrie im Jahr 2018 einen Umsatz von 468,8 Milliarden US-Dollar erzielte – der höchste Jahresumsatz der Branche aller Zeiten und eine Steigerung von 13,7 Prozent gegenüber dem Umsatz von 2017.

Da die Nachfrage nach Halbleiterdienstleistungen weiter steigt und die Branche ein breiteres Spektrum an neuen technologischen Innovationen erlebt, können wir deutlich einen Trend zu niedrigeren Geometrien (7 nm, 12 nm, 16 nm usw.) erkennen. Die wichtigsten Treiber für diesen Trend sind Vorteile in Bezug auf Leistung, Fläche sowie verschiedene andere Eigenschaften, die mit niedrigeren Geometrien möglich werden.

Die Verbreitung kleinerer Geometrien hat das Geschäft in einer Reihe von Bereichen beflügelt, insbesondere in den Bereichen Mobilität, Kommunikation, IoT, Cloud, KI für Hardwareplattformen (ASIC, FPGA, Boards).

Auf dem heutigen dynamischen und wettbewerbsorientierten Markt ist es wichtig, ein Designprojekt mit geringerer Technologie termingerecht zu liefern. Es gibt jedoch viele Unbekannte bei niedrigerer Geometrie, die sich auf die geplante Lieferung des Projekts/Produkts auswirken. Unter Berücksichtigung der folgenden Elemente ist es möglich, eine pünktliche Lieferung an unteren Geometrieknoten sicherzustellen.

1. Kostenmodellierung des niedrigeren Technologieknotens

Ein führender Chip-Designer bietet die erforderliche starke technische Führung und trägt die Gesamtverantwortung für das Design integrierter Schaltungen.

Für die Konstruktion mit niedrigerer Geometrie müssen Ingenieure die Aktivitäten von der Spezifikation bis zum Silizium definieren, sie in der richtigen Reihenfolge ordnen, die benötigten Ressourcen abschätzen und die für die Ausführung der Aufgaben erforderliche Zeit abschätzen. Gleichzeitig müssen sie sich auf die Reduzierung der Gesamtsystemkosten konzentrieren und gleichzeitig spezifische Serviceanforderungen erfüllen. Im Folgenden sind die Maßnahmen aufgeführt, die Ingenieure zur Kostenoptimierung ergreifen können:

Verwenden Sie mehrere Muster

Verwenden Sie geeignete Design-for-Test (DFT)-Techniken

Nutzen Sie Maskenherstellung, Verbindungen und Prozesskontrolle

Bei verschiedenen Layoutmethoden, da das Herunterskalieren von Knoten nicht mehr kosteneffizient ist. Zur kontinuierlichen Leistungsverbesserung bei gleichzeitiger Kostenkontrolle streben einige Unternehmen jetzt monolithische 3D-ICs anstelle einer herkömmlichen planaren Implementierung an, da dies 30 % Stromeinsparungen, 40 % Leistungssteigerung und Kosteneinsparungen um 5-10 % ohne Änderung ermöglichen kann zu einem neuen Knoten.

2. Fortschrittliche Datenanalyse für die Smart-Chip-Herstellung

Bei der Chipherstellung fallen in der Fabrikhalle große Datenmengen an. Im Laufe der Jahre ist die Menge dieser Daten mit jeder neuen Technologieknotendimension exponentiell gewachsen. Ingenieure haben eine maßgebliche Rolle bei der Generierung und Analyse von Daten gespielt, um die vorausschauende Wartung und den Ertrag zu verbessern, die Forschung und Entwicklung zu verbessern, die Produkteffizienz zu steigern und mehr.

Die Anwendung fortschrittlicher Analytik in der Chipherstellung kann dazu beitragen, die Qualität oder Leistung einzelner Komponenten zu verbessern, die Testzeit für die Qualitätssicherung zu verkürzen, den Durchsatz zu steigern, die Anlagenverfügbarkeit zu erhöhen und die Betriebskosten zu senken.

3. Effizientes Supply Chain Management

Da neue Technologien oft schneller als der F&E-Zeitplan veröffentlicht werden, steht jeder in der Chipherstellungsbranche vor einem Problem beim IC-Lieferkettenmanagement. Die große Frage ist: Wie können Effizienz und Rentabilität in diesem Szenario verbessert werden?

Die Antwort ist eine schnellere Entscheidungsfindung und eine effiziente Integration verschiedener Lieferanten, Anforderungen von Kunden, Distributionszentren, Lagern und Geschäften, damit Waren mit durchgängiger Lieferkettentransparenz produziert und in den richtigen Mengen zum richtigen Zeitpunkt an die richtigen Standort, um die Gesamtsystemkosten zu minimieren.

4. Prozess für fristgerechte Lieferung

Eine verbesserte Lieferung an den Kunden ist ein Kernbestandteil der Halbleiterdesign-Services. Es umfasst das Einrichten der Auftragserfassung, um mit Aufträgen zur Laufzeit zu arbeiten, die Cloud-Computing-Optimierung, die Logistik und die Übergabe des Endprodukts an den Kunden – während dieser mit allen erforderlichen Informationen in jeder Phase auf dem neuesten Stand gehalten wird. Die Planung des gesamten Ablaufs stellt sicher, dass keine kritischen Fristen für das Projekt verpasst werden.

Um Verzögerungen zu vermeiden, können Halbleiterdesignunternehmen:

  • Minimieren Sie die Verwendung benutzerdefinierter Datenflüsse und wechseln Sie zu Orts- und Routenflüssen, um bessere physische Datenpfadfunktionen zu erzielen.
  • Legen Sie eine schnelle Reaktionszeit auf die Anforderungen und Änderungswünsche des Kunden fest und halten Sie sie ein.
  • Erhalten Sie Echtzeitinformationen von der Spezifikation bis zur Siliziumverfügbarkeit in Bezug auf den Halbleiter-Design-Flow, den Standort, die Reservierung und die Menge.
  • Stellen Sie eine kooperative Kommunikation zwischen den Teams sicher, die am Projekt arbeiten.
  • Konzentrieren Sie sich auf die Kritikalitätsanalyse – Reduzieren Sie das Risiko von Funktionsfehlern des Designs, um Geschäftsstopps zu vermeiden.
  • Erwerben Sie Anwendungskenntnisse in mehreren Tools zur Verwaltung des Projekts.
  • Verwenden Sie bessere Technologien (TSMC, GF, UMC, Samsung), bessere Methodik (geringer Stromverbrauch und Hochgeschwindigkeitsleistung), bessere Tools (Innovus, Synopsys, ICC2, Primetime, ICV).

Wie ist eInfochips positioniert, um den Markt zu bedienen?

Egal, ob Sie innovative Produkte schneller entwickeln, F&E-Kosten optimieren, die Markteinführungszeit verkürzen, die betriebliche Effizienz steigern oder den Return on Investment (ROI) maximieren möchten, eInfochips (an Arrow Company) ist der richtige Designpartner.

eInfochips hat mit vielen führenden globalen Unternehmen zusammengearbeitet, um über 500 Produktdesigns mit mehr als 40 Millionen Bereitstellungen auf der ganzen Welt beizutragen. eInfochips verfügt über einen großen Pool von Ingenieuren, die auf PES-Dienstleistungen spezialisiert sind, mit einem Schwerpunkt auf eingehender Forschung und Entwicklung sowie der Entwicklung neuer Produkte.

Um Produkte in kurzer Zeit auf den Markt zu bringen, bietet eInfochips ASIC-, FPGA- und SoC-Designservices auf Basis von Standardschnittstellenprotokollen an. Es enthält:

  1. Abzeichnungsdienste im Frontend (RTL-Design, Verification) und Backend (Physical Design und DFT)
  2. Schlüsselfertige Designdienstleistungen für RTL zu GDSII und Design-Layout
  3. Verwendung von wiederverwendbaren IPs und Frameworks, die dem Unternehmen bei kurzen Produktentwicklungszeiten und -kosten für eine schnellere und richtige Markteinführung helfen

Dieser Blog wurde ursprünglich auf eInfochips.com veröffentlicht.


Source by Charles W Taylor

About admin

Check Also

Warum Elektronik und Technologie wichtig sind

Die Menschen leben heute in einer Welt, die stark auf Elektronik und Gadgets angewiesen ist, …

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert.